1. (2021·深圳模拟) 物理气相沉积镀膜是芯片制作的关键环节之一，如图是该设备的平面结构简图。初速度不计的氩离子经电压U₀的电场加速后，从A点水平向右进入竖直向下的匀强电场E，恰好打到电场、磁场的竖直分界线I最下方M点（未进入磁场）并被位于该处的金属靶材全部吸收，AM两点的水平距离为0.5m。靶材溅射出的部分金属离子沿各个方向进入两匀强磁场区域，并沉积在固定基底上。基底与水平方向夹角为45°，大小相等、方向相反（均垂直纸面）的两磁场B的分界线II过M点且与基底垂直。（已知：U₀= ×10³V，E= ×10⁴V/m，B=1×10^-2T，氩离子比荷 ，金属离子比荷 ，两种离子均带正电，忽略重力及离子间相互作用力。）

1. （1） 求氩离子进入电场的速度v₀ ， 以及AM两点的高度差
3. （2） 若金属离子进入磁场的速度大小均为1.0×10⁴m/s，M点到基底的距离为 m，求在纸面内，基底上可被金属离子打中而镀膜的区域长度。